
以下为AI生成的图文笔记的内容

一、GPU内部运算原理与推理机制的关系 00:18

1. 硬件瓶颈和性能约束

1）图解GPU运算过程 00:45



- **DMA传输机制**：CPU通过直接内存访问(DMA)将系统主内存数据复制到GPU内存，模型和数据集加载过程需要1.5次DMA传输（磁盘→内存→显存）
- **指令注入流程**：CPU向GPU核心注入推理/训练指令，触发GPU启动并行计算线程
- **数据搬运瓶颈**：运算结果需经历GPU内存→系统内存的DMA回传，形成IO性能瓶颈
- **核函数示例**：展示向量加法核函数VecAdd，通过threadIdx.x实现线程级并行计算，调用CUDA Core执行$C[i] = A[i] + B[i]$指令

以下为AI生成的大纲笔记的内容



一、GPU内部运算原理与推理机制的关系 00:18

1.硬件瓶颈和性能约束

1) 图解GPU运算过程 00:45

- GPU运算流程:CPU发起指令→主内存加载模型→显存加载数据→GPU核心运算→结果回传主内存
- DMA技术:Direct Memory Access，实现磁盘→主内存→显存的高效数据传输
- 显存计算因素:大语言模型参数大小、KV缓存占用空间
- 运算瓶颈:数据搬运过程中的IO延迟（显存↔核心↔主内存）
- 多线程机制:GPU核心通过创建多个计算线程并行处理模型参数
- 硬件层级:包含运算单元、缓存控制器等组成的GPU核心处理系统
- 优化方向:减少数据搬运次数、提高内存带宽利用率

2) GPU内部构造 05:14


- GPU显存 05:16
  - GPU核心:负责运算、缓存和控制器功能，是显卡的运算大脑。
  - 显存技术:HBM（高带宽缓存技术），用于提升显存与GPU核心之间的传输速率。
  - 传输速度:H100的HBM技术可达每秒800GB的传输速度。
  - 3D堆叠:显存通过3D堆叠技术增加与GPU核心的接触面，提升传输效率。
  - 带宽:显卡的重要参数，带宽越宽传输效率越高，类比马路的宽度。
  - GPU结构:由GPU核心和显存两部分组成，通过HBM技术紧密连接。
  - 优化方向:提升显存与GPU核心之间的传输速率是优化显卡性能的关键。

- 通信方式:GPU可通过双向通道与其他GPU或CPU进行通信。

- GPU核心 08:29
  - GPC 08:36
    - GPC定义:图形处理集群，GPU核心运算单元
    - GPC结构:H100包含8个GPC，上下各4块
    - GPC组成:每个GPC含9个TPC(纹理处理集群)
    - TPC组成:每个TPC包含2个SM(流式多处理器)
    - 层级关系:GPC→TPC→SM，呈套娃式结构
  - SM 09:22
    - SM定义：流式多处理器（Streaming Multiprocessor）的简称，是GPU的核心运算单元。
    - SM功能：负责向量运算，包括kv catch和q kv的计算。
    - 缓存层级：SM内部包含多级缓存（5-6级），如二级缓存（30MB）。
    - 数据流路径：显存→缓存→SM运算单元。
    - 运算特点：运算器专注计算，存储由缓存承担，中间结果暂存于缓存。
    - H100架构：明确区分存储区与运算区，通过缓存桥接数据传输。
    - SM结构：复杂模块化设计，包含多个子组件（需进一步展开）。
  - 运算单元 11:15
    - 运算单元类型：int 32, fp 32, fp 64
    - fp 32定义：扩大的扩单元
    - 运算单元功能：每个小块块执行向量运算
    - fp 64特性：针对60位浮点数的向量运算单元
    - 辅助单元：ldst（加载存储单元）
    - 指令单元：发放运算指令的特殊单元
    - 函数支持：向量运算中配套的特殊函数
  - 线程调度器 12:04
    - 线程调度器定义:用于管理和分配线程执行资源的系统组件
    - 线程生成方式:系统内部自动创建调用线程
    - 线程功能:执行具体的指令任务
  - 纹理单元 12:17
    - 纹理单元组成：SM内部包含4块运算单元集合，每个集合含具体运算单元。
    - 运算单元类型：f32单元32个，f64单元16个，int32单元16个。
    - 运算功能：负责向量运算（点积、加减、累加等）。
    - 辅助单元：包含特殊函数单元、指令单元、线程调度器。
    - 缓存结构：含L1级instruction cache和256KB数据缓存。
    - 协同工作：核心运算单元需配合缓存、指令单元等辅助模块运行。
- 内容梳理 13:40
  - 数据搬运流程:CPU指令→内存→显存→GPU核心层→缓存→流式多处理器(SM)→各级缓存(cache)→运算单元→中间结果回存
  - 运算单元类型:包含int32、fp32、fp64等不同精度的计算单元
  - 性能瓶颈:数据在存储层级间的反复搬运会增加运算负担
  - 缓存层级:GPU中存在L0/L1/数据等多级缓存结构
  - 优化关键:理解存储层级间的数据流转过程是性能调优的基础


2）GPU内部构造 05:14

- GPU显存 05:16



-
- **HBM技术特性**：采用3D堆叠显存技术，H100的HBM3E带宽达800GB/s，通过增加接触面提升传输并发能力
- **带宽优化原理**：类似马路拓宽概念，带宽越宽（HBM堆叠层数越多）数据传输效率越高
- **PCIe通道配置**：PCI-E 5.0 16x双向通道提供64GB/s传输速率（单向4GB/s×16通道）

- GPU核心 08:29
  - GPC 08:36



  -
  - **层级结构**：H100包含8个图形处理集群(GPC)，每个GPC包含9个纹理处理集群(TPC)，每个TPC集成2个流式多处理器(SM)
  - **缓存体系**：配备30MB L2缓存，SM内部另有5-6级缓存层级，形成完整缓存金字塔
  - SM 09:22
    - **核心运算单元**：SM(Streaming Multiprocessor)是最终执行向量运算的单元，负责Transformer架构中QKV等矩阵运算
    - **数据搬运路径**：显存→L2缓存→SM内部缓存→运算单元，形成多级数据搬运链路
  - 运算单元 11:15

硬件瓶颈和性能约束 内存中的数据如何交给GPU进行运算？51CTO学堂




- ■
- ■ **计算核心配置**：每个SM包含32个FP32单元、16个FP64单元、16个INT32单元，支持混合精度计算
- ■ **辅助功能单元**：包含加载/存储单元(LD/ST)、特殊函数单元(SFU)、纹理单元(Tex)等支持模块
- ■ **缓存体系**：配备256KB L1数据缓存/共享内存，以及多级指令缓存(LO/L1 instruction cache)

- ○ 线程调度器 12:04
  - ■ **Warp调度机制**：以32线程为调度单元(Warp)，通过专用调度器分配计算任务
  - ■ **指令分发系统**：包含多个分发单元(Dispatch Unit)，每个单元可同时处理32线程指令
- ○ 纹理单元 12:17
  - ■ **图像处理功能**：专用纹理单元负责图像归一化等视觉计算任务
  - ■ **Tensor加速器**：集成第四代Tensor Core，优化矩阵乘加运算

- ● 内容梳理 13:40

硬件瓶颈和性能约束 内存中的数据如何交给GPU进行运算？51CTO学堂



- ○
- ○ **完整数据路径**：系统内存*DMA*显存*HBM*L2缓存SM缓存运算单元
- ○ **性能瓶颈分析**：数据需经历5次搬运（内存↔显存↔缓存↔SM↔运算单元），IO交互成为主要延迟来源
- ○ **优化关键点**：减少数据搬运次数、提升HBM带宽利用率、优化缓存命中率是性能调优三大方向

二、知识小结

知识点	核心内容	技术细节/关键参数	优化方向/瓶颈
GPU显存加载流程	CPU通过DMA指令将大模型参数从磁盘→主内存→GPU显存	**HBM技术带宽**：800GB/s	**IO瓶颈**：数据搬运层级多（显存↔缓存↔SM单元）
GPU核心架构（H100）	分为运算核心（GPC集群）与显存（HBM堆叠）	**3D堆叠显存**：增加接触面提升传输速率	**带宽优化**：显存与核心物理布局设计
运算单元层级	8个GPC→每个含9个TPC→每个含2个SM（流式多处理器）	**SM数量**：144个（8×9×2）	**线程调度效率**：多线程并行搬运数据
SM内部结构	包含FP32/FP64/INT32运算单元、缓存、线程调度器	**缓存层级**：L0/L1指令缓存+256KB数据缓存	**计算瓶颈**：中间结果反复存取缓存
显存与核心交互	数据流：显存→缓存→SM运算单元→缓存→显存→主内存	**关键延迟**：跨层级数据搬运（**红色标注路径**）	**优化方案**：减少数据搬运次数（如KV Cache复用）
性能关键指标	显存带宽、缓存命中率、SM计算吞吐量	**H100带宽**：**800GB/s**（高亮）	**对比维度**：不同GPU架构的缓存层级设计差异